Veranstaltung: Hardware Modeling and Simulation

Nummer:
141144
Lehrform:
Vorlesung und Übungen
Medienform:
Folien
Verantwortlicher:
Prof. Dr.-Ing. Michael Hübner
Dozenten:
Prof. Dr.-Ing. Michael Hübner (ETIT), M. Sc. Florian Fricke (ETIT), M. Sc. Florian Kästner (ETIT)
Sprache:
Deutsch
SWS:
4
LP:
5
Angeboten im:
Sommersemester

Termine im Sommersemester

  • Beginn: Mittwoch den 11.04.2018
  • Vorlesung Mittwochs: ab 10:15 bis 11.45 Uhr im ID 04/459
  • Vorlesung Mittwochs: ab 10:15 bis 11.45 Uhr im ID 04/471
  • Übung Donnerstags: ab 08:15 bis 09.45 Uhr im ID 04/459
  • Übung Donnerstags: ab 08:15 bis 09.45 Uhr im ID 04/471

Prüfung

Schriftliche Prüfung am 28.02.2018

Dauer: 120min
Prüfungsanmeldung: FlexNow
Beginn: 13:30

Raum:

ID 03/445: Alle Studierenden

Schriftlich

Termin wird vom Dozenten bekannt gegeben

Dauer: 120min

Ziele

Die Studierenden kennen die Hardwarebeschreibungssprache VHDL sowie die Methoden der Simulation, Evaluation und Verifikation für digitale elektronische Schaltungen.

Inhalt

  • Entwurfsprozesse für Integrierte Schaltungen und Printed Circuit Board
  • Einführung in die Hardwarebeschreibungssprache VHDL
  • Simulation, Evaluation und Verifikation digitaler Schaltungen
  • SystemC

Voraussetzungen

keine

Empfohlene Vorkenntnisse

Programmiererfahrung in C, C++, ggf. HDL (VHDL, Verilog)

Literatur

  1. Reichardt, Jürgen, Schwarz, Bernd "VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme", Oldenbourg, 2009