Veranstaltung: Einführung ins Hardware Reverse Engineering

Nummer:
142031
Lehrform:
Vorlesung mit integrierten Übungen
Medienform:
Moodle, rechnerbasierte Präsentation, Tafelanschrieb
Verantwortlicher:
Prof. Dr.-Ing. Chris­tof Paar
Dozenten:
Prof. Dr.-Ing. Chris­tof Paar (ETIT), M. Sc. Steffen Becker (ETIT)
Sprache:
Deutsch
SWS:
4
LP:
5
Angeboten im:
Wintersemester

Termine im Wintersemester

  • Beginn: Freitag den 12.10.2018
  • Vorlesung m. int. Übung Dienstags: ab 10:00 bis 12.00 Uhr im ID 03/471
  • Vorlesung m. int. Übung Freitags: ab 10:00 bis 12.00 Uhr im ID 04/413

Prüfung

Termin wird vom Dozenten bekannt gegeben

Prüfungsform:schriftlich
Prüfungsanmeldung:FlexNow
Datum:None
Dauer:120min

Ziele

Die Studierenden sind mit den grundlegenden Aspekten des Entwurfs komplexer logischer Schaltkreise vertraut. Dazu gehören unter anderem das Verständnis von ASIC- und FPGA-Architekturen und der entsprechenden Workflows, sowie die Anwendung der dazugehörigen Tools unter der praktischen Verwendung von Hardwarebeschreibungssprachen (HDLs). Weiterhin haben die Studierenden ein tiefgehendes theoretisches Verständnis der verschiedenen Schritte des Hardware Reverse Engineering Prozesses und sind sich der Implikationen bewusst. Außerdem sammeln sie erste praktische Erfahrungen im Reverse-Engineering von Gate-Level-Netzlisten.

Inhalt

Das sogenannte Reverse Engineering von Geräten spielt sowohl für legitime Nutzer als auch für Hacker eine wichtige Rolle. Auf der einen Seite kann Reverse Engineering Unternehmen und Regierungen dabei unterstützen, Verletzungen am geistigen Eigentum oder gezielte Manipulationen aufzuspüren. Auf der anderen Seite setzen Hacker Reverse Engineering ein, um kostengünstig das geistige Eigentum anderer zu stehlen und zu kopieren, oder auch um durch den Einbau von Hintertüren Programme und Hardware-Schaltungen zu manipulieren.

Um die ersten Schritte im Hardware Reverse Engineering erfolgreich zu gehen, ist es zunächst einmal wichtig, dass die grundlegenden Konzepte des (Forward) Engineerings integrierter Schaltkreise erlernt werden. Der Inhalt dieser Vorlesung gliedert sich daher im Wesentlichen in die folgenden beiden Teile:

Der Inhalt dieser Vorlesung gliedert sich im Wesentlichen in zwei Teile:

Teil I: Grundprinzipien des VLSI Entwurfs (VLSI steht für Very-large-scale integration)

  • Einführung in ASIC- und FPGA-Architekturen
  • Einführung in logische (kombinatorische) Schaltkreise
  • Sequentielle Schaltkreise
  • Hardware Description Languages (HDLs)
  • ASIC- und FPGA-Workflows

Teil II: Hardware Reverse Engineering

  • PCB Analyse, Delayering, und Bildverarbeitung
  • FPGA Bitstream Reverse Engineering
  • Reverse Engineering von Gate-Level-Netzlisten

Empfohlene Vorkenntnisse

Inhalte der Vorlesungen Informatik 3 - Digitaltechnik und Rechnerarchitektur

Sonstiges

Die Veranstaltung wird zunächst einmalig als Blockveranstaltung in den ersten sechs Wochen des Wintersemesters 2018/19 angeboten. Die hier erworbenen Grundkenntnisse können im zweiten Teil des Semesters im Rahmen des Praktikums "Reverse Engineering - The Key to Hacking Real-World Devices" ideal vertieft werden.